

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2004 年 10 月 21 日 (21.10.2004)

PCT


(10) 国際公開番号
WO 2004/091035 A1

- (51) 国際特許分類: H01P 1/20
- (21) 国際出願番号: PCT/JP2004/004089
- (22) 国際出願日: 2004 年 3 月 24 日 (24.03.2004)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2003-101691 2003 年 4 月 4 日 (04.04.2003) JP
- (71) 出願人 (米国を除く全ての指定国について): 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目 7 番 1 号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 遠矢 弘和 (TOHYA, Hirokazu) [JP/JP]; 〒1088001 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 丸山 隆夫 (MARUYAMA, Takao); 〒1700013 東京都豊島区東池袋2-38-23 SAMビル 3階 丸山特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

(54) Title: WIDE-BAND CIRCUIT

(54) 発明の名称: 広帯域回路



(57) Abstract: A wide-band circuit that can realize a desired stable circuit characteristic over a wide frequency band by use of a small number of circuit elements and that can be easily designed. A wide-band circuit wherein circuit elements are connected via transmission lines including signal transmission conductors, grounded conductors and dielectrics intervening between those conductors, and wherein an LILC (13) is inserted in a transmission line, the LILC (13) comprising a pair of mutually opposed conductors having a four-terminal line structure; the LILC (13) exhibiting an impedance lower than any one of the conductors connected to its terminals; the LILC (13) having, as a target frequency band, a frequency band of electromagnetic waves whose wavelengths are shorter than an approximately-four multiple of the line length; the LILC (13) being used as a low impedance element for the electromagnetic waves of the target frequency band.

(57) 要約: 少ない回路素子数で広い周波数帯域に亘って所望の回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路を提供する。信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを含む伝送線を介して回路素子が接続された広帯域回路であって、一対の導体が対向した四端子の線路構造で、いずれの端子に接続される導体よりもインピーダンスが低く、線路の長さのおよそ4倍よりも波長が短い電磁波の周波数帯域を対象周波数帯域とするLILC 13を伝送線路に挿入し、対象周波数帯域の電磁波に対する低インピーダンス素子として用いた。



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, YU, ZA, ZM, ZW.

NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG,
CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が
可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,
SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG,
KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY,
CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC,

添付公開書類:

— 国際調査報告書

2 文字コード及び他の略語については、定期発行される
各PCTガゼットの巻頭に掲載されている「コードと略語
のガイダンスノート」を参照。

1

明細書

広帯域回路

技術分野

本発明は、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路に関し、特に、少ない回路素子数で所望の広帯域回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路に関する。

従来技術

コンデンサ、コイル、抵抗などの素子を組み合わせて構成されたパッシブ交流回路においては、これらの素子の特性は、素子の両端にかかる電圧を V 、素子を流れる電流を I としたときに、

$$V = Z \cdot I$$

という関係を満たすインピーダンス Z を用いて表される。

例えば、周波数 f ($= \omega / 2\pi$ (π は円周率)) の交流電流が静電容量 C のコンデンサを流れる場合、コンデンサのインピーダンスは $1 / j\omega C$ として表される。同様に、インダクタンス L を有するコイルのインピーダンスは、 $j\omega L$ として表される。なお、抵抗のインピーダンスは周波数依存性を持たない抵抗値 R として扱われる。

このように、コンデンサやコイルに交流電流が流れる場合、これらの素子のインピーダンスは交流電流の周波数に比例する ω を含む値となり、コンデンサの特性は交流電流の周波数に反比例する値として、コイルの特性は交流電流の周波数に比例する値として表されることとなる。

コンデンサを用いたパッシブ交流回路は、周波数が高くなるほどインピーダンスが下がるという特性（キャパシタンス特性）を利用し、コンデンサを低インピーダンス素子として利用することで、所望の回路特性が得られるように設計されている。

しかし、上記のコンデンサの特性はあくまでも理想的な特性であり、実際のコ

2

ンデンサは、図 1 (a) に示すように、コイルや抵抗が寄生素子として直列に接続された等価回路と同様の特性を示す。

コンデンサとコイルとを含んだ帰還回路は、コンデンサのインピーダンスと寄生素子のコイルのリアクタンスとが一致する場合、すなわち $1/j\omega C = j\omega L$ となる場合に共振を起こす。この周波数を共振周波数という。

この場合の周波数とインピーダンスとの関係は図 1 (b) に示すようになり、寄生素子を含んだ等価回路は共振周波数までは周波数が高くなるにつれてインピーダンスも低くなっていき、共振周波数で最小となったのちは周波数が高くなるにつれてインピーダンスも増大するという特性を示す。

このように、寄生素子を含んだ等価回路は共振周波数よりも高い周波数帯域においては、周波数が高くなるほど理想的なコンデンサの特性との相違が大きくなる。このため、コンデンサを用いたパッシブ交流回路は、共振周波数よりも高い周波数帯域においては回路の特性を損なってしまう。

高周波帯域においても所望の回路特性を得るための従来技術として、特許文献 1 に開示される「高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造」がある。

特許文献 1 に開示される発明は、チップ三端子コンデンサを低インピーダンス素子として用いることにより高周波帯域において所望の回路特性を得る発明である。

[特許文献 1]

特開 2001-015885 号公報

発明が解決しようとする課題

図 2 に、特許文献 1 に開示される発明に適用されるチップ三端子コンデンサによるフィルタの等価回路を示す。また、図 3 にこの等価回路の透過特性を示す。このフィルタは、20MHz 近傍という従来よりも高い周波数において 80dB という低い透過率が得られるものの、カットオフ波数以下の周波数帯域においては周波数が高くなるにつれて透過率が低くなり、カットオフ周波数において透過率が最小となり、カットオフ周波数以上の周波数帯域においては周波数が高くな

3

るにつれて透過率が高くなるという性質は、コンデンサを用いた従来のフィルタ回路と何ら変わりがない。

すなわち、カットオフ周波数近傍では所望の回路特性が得られるものの、カットオフ周波数から外れると急激に透過率が上昇するため、カットオフ周波数から外れた周波数帯域においては十分なフィルタリング特性が得られなくなってしまう。

通信用アナログ信号などを処理する回路の場合には、信号波が狭い周波数帯域にのみ存在するため、信号波の近傍の周波数帯域においてのみ所望のフィルタ特性が得られれば良い。このため、上記チップ三端子フィルタを用いたフィルタ回路を適用することが可能である。

一方で、信号波が矩形となるデジタル回路においては、信号波のスペクトルは、基本波の高調波を含む極めて広い帯域に亘って分布している。よって、デジタル信号波の一部の周波数帯域成分のみを通過させる場合には、阻止したい周波数成分が広帯域のスペクトルとして存在することとなる。このため、高速デジタル信号を処理する回路に適用されるフィルタ回路は、電磁波を広帯域に亘って通過させる又は阻止するという特性を備えていなければならない。

特許文献1に開示される発明を適用したフィルタ回路では、寄生素子の影響によって所定周波数の近傍でしか所望のフィルタ特性が得られない。このため、電磁波を広帯域に亘って通過させる又は阻止するという特性を実現するためには、図2に示した構成にさらにコイルやコンデンサを組み合わせ高次のフィルタ回路として設計する必要がある。

しかし、実際にはコイルも図4(a)に示すように寄生素子が付加されている。換言すると、実際のコイルは、抵抗が直列に接続され、さらにコンデンサが並列に接続された等価回路と同様の特性を示す。

この等価回路における周波数とインピーダンスとの関係は図4(b)のようになり、周波数が高くなると理想的なコイルが示す特性とは大きく異なってしまう。このため、寄生素子の影響を補償するために付け加えたコイルやコンデンサ自体がいずれも寄生素子の影響を受け、高次の回路になるほど設計パラメータは複雑になる。よって、高次の回路は、各設計パラメータがどのように作用するのか

4

を理論的に体系づけることが困難なるため、回路設計が難しい。

さらに、設計パラメータが複雑に作用する高次の回路の場合は、使用環境の影響を回路が受けやすくなるため、回路特性の安定性や信頼性が損なわれやすくなる。例えば、回路基板上に形成したフィルタ回路が所望の特性を示していたとしても、その回路基板を筐体に配置した場合には所望の特性が得られなくなってしまうことがあり得る。

これらの問題のため、実際の回路設計はカット&トライの手法に頼らざるを得ず、設計をCAD化することは困難である。

このように、コンデンサを用いた従来技術による電子回路においては、広い周波数帯域を対象として回路本来の特性を得るために、複雑な回路設計を強いられるとともに、設計した回路の特性が不安定で信頼性に欠けるという問題があった。

本発明はかかる問題に鑑みてなされたものであり、少ない回路素子数で広い周波数帯域に亘って所望の回路特性が安定して得られ、且つ容易に回路設計が可能な広帯域回路を提供することを目的とする。

なお、広帯域回路の例としては、フィルタ回路（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ等）や終端回路などを挙げることができる。これらの広帯域回路は、信号処理速度の高速化を鑑みて100MHz～10GHzを含む周波数帯域において所望の回路特性が得られることが好ましく、デジタル信号回路において汎用的に使用可能であることが好ましい。

発明の開示

上記目的を達成するため、本発明は、第1の態様として、信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを有する伝送線路を介して回路素子が接続された広帯域回路であって、一对の導体が対向した四端子の線路構造で、いずれの端子に接続される導電体よりもインピーダンスが低く、線路の長さのおよそ4倍よりも波長が短い電磁波の周波数帯域を対象周波数帯域とする線路素子が伝送線路に挿入され、対象周波数帯域の電磁波に対する低インピーダンス素

5

子として用いられたことを特徴とする広帯域回路を提供するものである。

また、上記目的を達成するため、本発明は、第2の態様として、上記本発明の第1の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一对の導体の一方は、一端が信号源の出力端子に、他端が受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源と線路素子とが対象周波数帯域においてリアクタンス成分を主として有する素子を介して接続されること、又は信号源と線路素子とが抵抗を介して接続されることが好ましい。また、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、線路素子によって反射され、線路素子の対象周波数帯域外の周波数成分は、線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一对の導体のうちの信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。

また、上記目的を達成するため、本発明は、第3の態様として、上記第1の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルの少なくとも一部を対象周波数帯域に含み、線路素子の一对の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が対象周波数帯域においてリアクタンス成分を主として有する素子を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。

また、上記目的を達成するため、本発明は、第4の態様として、上記第1の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペク

6

トルの少なくとも一部を対象周波数帯域に含み、線路素子の一对の導体の一方は、一端が信号源の出力端子に接続されるとともに他端は電氣的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。

上記本発明の第3の態様又は第4の態様においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一对の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰することが好ましい。

また、上記目的を達成するため、本発明は、第5の態様として、上記第1の態様に係る広帯域回路において、第1及び第2の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第1及び第2の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第1の線路素子の一对の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は信号源と反対側の端が第2の線路素子の一对の導体の一方に接続されるとともに、少なくとも一端が第1の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続され、第2の線路素子の一对の導体のうち一端が第1の線路素子と接続された一方は、他端が受動素子の入力端子に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、第1の線路素子と第2の線路素子とが、第2の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。また、信号源から第1の線路素子まで伝搬した信号電磁波のうち、第1の線路素子の対象周波数帯域内の周波数成分は、該第1の線路素子の一对の導体のうち第2の線路素子の導体と接続された一方とグランドとを含む線路を介して第2の線路素子側に伝搬し、第1の線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰し、第2の線路素子まで伝搬した信号

電磁波のうち、該第2の線路素子の対象周波数帯域内の周波数成分は、該第2の線路素子によって反射され、該第2の線路素子の対象周波数帯域外の周波数成分は、第2の線路素子を介して受動素子側に伝搬することが好ましい。

また、上記目的を達成するため、本発明は、第6の態様として、上記第1の態様に係る広帯域回路において、第1及び第2の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第1及び第2の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第1の線路素子の一对の導体の一方は、一端が信号源の出力端子に、他端が第2の線路素子の一对の導体の一方にそれぞれ接続され、他方は両端ともグランドに接続され、第2の線路素子の一对の導体のうち一端が第1の線路素子と接続された一方は、他端が電氣的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が第2の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第1の線路素子まで伝搬した信号電磁波のうち、第1の線路素子の対象周波数帯域内の周波数成分は、該第1の線路素子によって反射され、第1の線路素子の対象周波数帯域外の周波数成分は、該第1の線路素子を介して第2の線路素子側に伝搬し、第2の線路素子まで伝搬した信号電磁波のうち、第2の線路素子の対象周波数帯域内の周波数成分は、該第2の線路素子の一对の導体のうち受動素子の入力端子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第2の線路素子の対象周波数帯域外の周波数成分は、該第2の線路素子内に侵入して減衰することが好ましい。

また、上記目的を達成するため、本発明は、第7の態様として、上記第1の態様に係る広帯域回路において、第1及び第2の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、第1及び第2の線路素子は、信号電磁波のスペクトルの少なくとも一部を各々の対象周波数帯域にそれぞれ含み、第1の線路素子の一对の導体の一方は、一端が信号源の出力端子に、他端が受動素子の

入力端子にそれぞれ接続され、他方は両端ともグラウンドに接続され、第2の線路素子の一对の導体の一方は、一端が信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第2の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグラウンドに接続されたことを特徴とする広帯域回路を形成するものである。以上の構成においては、信号源から第1の線路素子まで伝搬した信号電磁波のうち、第1の線路素子の対象周波数帯域内の周波数成分は、該第1の線路素子の一对の導体のうち受動素子の入力端子に接続された一方とグラウンドとを含む線路を介して受動素子側に伝搬し、第1の線路素子の対象周波数帯域外の周波数成分は、該第1の線路素子内に侵入して減衰し、信号源から第2の線路素子まで伝搬した信号電磁波のうち、第2の線路素子の対象周波数帯域内の周波数成分は、該第2の線路素子によって反射され、第2の線路素子の対象周波数帯域外の周波数成分は、該第2の線路素子を介して受動素子側に透過することが好ましい。

上記本発明の第6の態様又は第7の態様においては、信号源と第1の線路素子とが、第1の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されることが好ましい。

また、上記目的を達成するため、本発明は、第8態様として、上記第1の態様に係る広帯域回路において、線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、伝送線路に挿入された線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、線路素子の一对の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が終端抵抗を介してグラウンドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から線路素子まで伝搬した信号電磁波のうち、線路素子の対象周波数帯域内の周波数成分は、該線路素子の一对の導体のうち信号源及び受動素子に接続された一方とグラウンドとを含む線路を介して受動素子側に伝搬し、線路素子の対象周波数帯域外の周波数成分は、該線路素子を介して受動素子側に伝搬し、直流成分は、線路素子の一对の導体のうち信号

源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。

また、上記目的を達成するため、本発明は第9の態様として、上記第1の態様に係る広帯域回路であって、第1の線路素子が挿入された伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続され、信号源に電力を供給する電力源と第1の線路素子とが第2の線路素子を介して接続された広帯域回路であって、第1及び第2の線路素子は、信号電磁波のスペクトルを対象周波数帯域に含み、第1の線路素子の一对の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が、終端抵抗を介して第2の線路素子に接続され、第2の線路素子の一对の導体の一方は、一端が終端抵抗を介して第1の線路素子に接続され、他端が電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする広帯域回路を提供するものである。以上の構成においては、信号源から第1の線路素子まで伝搬した信号電磁波のうち、第1の線路素子の対象周波数帯域内の周波数成分は、該第1の線路素子の一对の導体のうち信号源及び受動素子に接続された一方とグランドとを含む線路を介して受動素子側に伝搬し、第1の線路素子の対象周波数帯域外の周波数成分は、該第1の線路素子を介して受動素子側に伝搬し、直流成分は、第1の線路素子の一对の導体のうち信号源及び受動素子に接続された一方を介して受動素子側に透過することが好ましい。

上記本発明の第8又は第9の態様においては、終端抵抗は、該終端抵抗が接続されていない線路素子の導体の該終端抵抗が接続された側の端に接続される信号伝送用導体と等しいインピーダンスを備えることが好ましい。また、信号源と、該信号源に電力を供給する電力源とを接続する電力供給線路に線路素子がさらに配置され、電力供給線路に配置された線路素子の一对の導体の一方は、一端が信号源に、他端が電力源に接続され、他方は両端ともグランドに接続されることが好ましい。

上記本発明の第2～第9の態様のいずれの構成においても、信号伝送用導体が配線パターンとして、接地導体がグランドプレーン及び該グランドプレーンに接続された配線パターンとして形成されたプリント基板上に、信号源及び受動素子

が実装され、該プリント基板に実装された線路素子は、一对の導体それぞれの少なくとも一端が信号伝送用導体及び接地導体の配線パターンに各々接続されて、伝送線路に挿入されることが好ましい。

図面の簡単な説明

図1は、寄生素子を含んだコンデンサの等価回路及びその周波数特性を示す図である。

図2は、三端子フィルタ回路の構成を示す図である。

図3は、三端子フィルタ回路の透過特性を示す図である。

図4は、寄生素子を含んだコイルの等価回路及びその周波数特性を示す図である。

図5は、線路構造の一例を示す図である。

図6は、線路構造素子のインピーダンスと周波数との関係を示す図である。

図7は、本発明を好適に実施した第1の実施形態に係るLPF回路の構成を示す図である。

図8は、LILCの構造の一例を示す図である。

図9は、第1の実施形態に係るLPF回路に適用されるLILCの実装例を示す図である。

図10は、第1の実施形態に係るLPF回路中をパルス信号波が伝わる過程を説明するための図である。

図11は、第1の実施形態に係るLPF回路の透過特性を示す図である。

図12は、本発明を好適に実施した第2の実施形態に係るLPF回路の構成を示す図である。

図13は、第2の実施形態に係るLPF回路の透過特性を示す図である。

図14は、本発明を好適に実施した第3の実施形態に係るLPF回路の構成を示す図である。

図15は、本発明を好適に実施した第4の実施形態に係るHPF回路の構成を示す図である。

図16は、第4の実施形態に係るHPF回路に適用されるLILCの実装例を

示す図である。

図 1 7 は、第 4 の実施形態に係る H P F 回路中をパルス信号波が伝わる過程を説明するための図である。

図 1 8 は、第 4 の実施形態に係る H P F 回路の透過特性を示す図である。

図 1 9 は、本発明を好適に実施した第 5 の実施形態に係る H P F 回路の構成を示す図である。

図 2 0 は、第 5 の実施形態に係る H P F 回路に適用される L I L C の実装例を示す図である。

図 2 1 は、本発明を好適に実施した第 6 の実施形態に係る H P F 回路の構成を示す図である。

図 2 2 は、第 6 の実施形態に係る H P F 回路に適用される L I L C の実装例を示す図である。

図 2 3 は、本発明を好適に実施した第 7 の実施形態に係る B P F 回路の構成を示す図である。

図 2 4 は、第 7 の実施形態に係る B P F 回路の動作を説明するための図である。(a) は、パルス信号波のスペクトルを示す。(b) は、H P F の透過特性を示す。(c) は、L P F の透過特性を示す。(d) は、B P F 回路の透過特性を示す。

図 2 5 は、本発明を好適に実施した第 8 の実施形態に係る B E F 回路の構成を示す図である。

図 2 6 は、第 8 の実施形態に係る B E F 回路の動作を説明するための図である。(a) は、パルス信号波のスペクトルを示す。(b) は、H P F の透過特性を示す。(c) は、L P F の透過特性を示す。(d) は、B E F 回路の透過特性を示す。

図 2 7 は、本発明を好適に実施した第 9 の実施形態に係る高周波終端回路の構成を示す図である。

図 2 8 は、第 9 の実施形態に係る高周波終端回路に適用される L I L C の実装例を示す図である。

図 2 9 は、第 9 の実施形態に係る高周波回路中をパルス信号波が伝わる過程を

説明するための図である。

図30は、本発明を好適に実施した第10の実施形態に係る高周波終端回路の構成を示す図である。

図31は、第10の実施形態に係る高周波終端回路に適用されるLILCの実装例を示す図である。

図32は、本発明を好適に実施した第11の実施形態に係る高周波終端回路の構成を示す図である。

図33は、第11の実施形態に係る高周波終端回路に適用されるLILCの実装例を示す図である。

図34は、本発明を好適に実施した第12の実施形態に係る高周波終端回路の構成を示す図である。

図35は、第12の実施形態に係る高周波終端回路に適用されるLILCの実装例を示す図である。

図36は、第12の実施形態に係る高周波終端回路中をパルス信号波が伝わる過程を説明するための図である。

図37は、本発明を好適に実施した第13の実施形態に係る高周波終端回路の構成を示す図である。

図38は、第13の実施形態に係る高周波終端回路に適用されるLILCの実装例を示す図である。

図39は、本発明を好適に実施した第14の実施形態に係る高周波終端回路の構成を示す図である。

図40は、第14の実施形態に係る高周波終端回路に適用されるLILCの実装例を示す図である。

符号1a、2a、4a及び5aは高周波信号を表す。符号1b、2b、4b及び5bは低周波信号を表す。符号1c、4c及び5cは、直流信号を表す。符号10a、10b、10c、10d、20a、20c、20d、30a、30b、30c、30d、40a、40b、40c、40d、50a、50b、50c及び50dは配線パターンを表す。符号11、21、31、41及び51は、ドライバを表す。符号12、23、24、322及び332は、コイルを表す。符号

13

13、22、42、46、47、52、56、57、321及び331は、L I L Cを表す。符号13a、13b、13c、13d、22a、22b、22c、22d、42a、42b、42c、42d、46a、46b、46c、46d、52a、52b、52c、52d、56a、56b、56c、56d、57a、57b、57c、57d、321a、321b、321c、321d、322a、322b、322c及び322dは、L I L Cの端子を表す。符号14、25、35、45及び55は、レシーバを表す。符号18a、18b、28a、28b、38a、38b、38c、38d、48a、48b、58a及び58bは、配線を表す。符号19、43、44、53及び54は、抵抗を表す。符号81a及び81bは、接地導体を表す。符号82は、信号伝送用導体を表す。符号83及び133は、誘電体を表す。符号111、112、211、212、311、312、411及び412は、インバータバッファを表す。符号111a、111b、112a、112b、211a、211b、212a、212b、311a、311b、312a、312b、411a、411b、412a、412b、511a、511b、512a及び512bは、トランジスタを表す。符号130は、封止材を表す。符号131は、第1の導体を表す。符号132は、第2の導体を表す。

発明を実施するための最良の形態

〔発明の原理〕

本発明は、四端子の線路構造で低インピーダンスの素子（Low Impedance Line structure Component；以下、L I L C）をコンデンサの代わりに用いて電子回路を形成することにより、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路を従来よりも少数の素子で実現するものである。

線路構造の一例として図5に示すストリップ構造の線路を考える。この線路においては、直流電流が接地導体81a、81b及び信号伝送用導体82を伝搬し、電磁波が誘電体83を伝搬する。説明の簡略化のため線路の抵抗及び損失を無視できるとすると、このようなストリップ線路の特性インピーダンス Z_0 は、式（1）で表される。

$$Z_0 = \frac{1}{4} \sqrt{\frac{\mu_0}{\epsilon_0 \epsilon_r}} \cdot \frac{t}{W} = \sqrt{\frac{L}{C}} \quad \dots (1)$$

t : 誘電体の厚さ

W : 線路の幅

μ_0 : 真空の透磁率 ($1.26 \times 10^{-6} \text{H/m}$)

ϵ_0 : 真空の誘電率 ($8.85 \times 10^{-12} \text{F/m}$)

ϵ_r : 誘電体の比誘電率

この場合には線路の特性インピーダンスは、 $(L/C)^{1/2}$ で算出されることからキャパシタンス成分及びインダクタンス成分のみで定まる値となり、周波数に対しては一定値であるため、周波数による特性の変化が原理的には生じない。

よって、線路構造の素子のインピーダンスを低くして（すなわち、線路構造の素子をL I L Cとして）、これを低インピーダンス素子として利用すれば、周波数に関わらず所望の回路特性を示す電子回路を実現することが可能となる。

なお、線路構造の素子のインピーダンスに関係するパラメータとしてはL（インダクタンス）、C（キャパシタンス）、R（レジスタンス）及びG（コンダクタンス）があるが、LやRは増加すると論理回路スイッチング時の電源電圧変動が増大するなどの問題が生じるため、Cを調整することによってインピーダンスを低くする必要がある。

すなわち、式（1）からも明らかなように、単位長さ当たりのCを大きくする必要がある。

また、素子を流れる電磁波の波長と比較して素子自体の線路長が十分長くなければ、素子を線路構造であると見なすことはできない。このため、L I L Cの線路長はこれを流れる電磁波の波長と比較して十分に長くする必要がある。具体的には、電磁波成分が通過する部分の実質的な長さ（＝実効線路長）が素子を通過する電磁波の波長の1/4以上であることが好ましい。

一方、反射係数（S 1 1）と透過係数（S 2 1）との間には、式（2）の関係がある。

損失を含む線路の透過係数（S 2 1）は、式（3）で求められる。なお、透過

特性の逆数は挿入損と呼ばれる。式(3)中の x は、線路長である。 α は、伝搬定数を構成する減衰定数であり、式(4)で表される。

さらに、式(4)中のコンダクタンス G は、コンデンサで使用される $\tan \delta$ を使用すると式(5)で表される。なお、式(5)において、 S は誘電体の面積、 t は誘電体の厚さである。

$$S_{11}^2 + S_{21}^2 = 1 \dots (2)$$

$$S_{21} = \sqrt{1 - S_{11}^2} \cdot e^{-\alpha x} \dots (3)$$

$$\alpha = \sqrt{\frac{\sqrt{(R^2 + \omega^2 L^2)(G^2 + \omega^2 C^2)} + (RG - \omega^2 LC)}{2}} \dots (4)$$

$$G = \omega \epsilon_0 \epsilon_r \frac{S}{t} \cdot \tan \delta \dots (5)$$

電子回路に使用される場合において、線路素子は低インピーダンスではあるが有限のインピーダンス値を有するため、電磁波は線路素子の内部に入り込む。しかし、式(3)、(4)及び(5)からわかるように、線路素子の内部に入り込んだ電磁波は、指数的に減衰しほとんど外に出ない。すなわち、LILCに適当な損失を加えることによりLILCに関する終端は考えなくても良いことになる。なお、挿入損は、インピーダンス不整合分と、素子の長さ、周波数、 $\tan \delta$ の指数倍との積となることが分かる。

このように、低インピーダンス素子として電子回路に適用するLILCは、

①素子を伝搬する電磁波からみて線路と見なすことができるだけの長さを備える。(電磁波成分が通過する部分の実質的な長さ(=実効線路長)が対象周波数の電磁波の波長の $1/4$ 以上であることが好ましい。)

②電子回路の回路特性が所望の特性となるのに十分な低さのインピーダンスを示す。(単位長さ当たりのキャパシタンス C が大きいことが好ましい。)

③誘電体損失をやや大きくするとともに、線路の長さを必要に応じて長くする。

という条件を満たす線路構造の素子である。

線路素子においては、周波数とインピーダンスとの関係は図6に示すようにな

り、素子を線路と見なすことができる周波数帯域内ではインピーダンスは寄生素子の影響を受けてインピーダンスが増加することはない。

なお、ここではストリップ構造の線路の場合を例に説明を行ったがL I L Cの構造はストリップ構造に限定されることはなく、マイクロストリップ型の線路構造や同軸円筒型の線路構造などであっても良い。

以下、上述したL I L Cを低インピーダンス素子として適用した広帯域回路の好適な実施形態について説明する。

〔第1の実施形態〕

本発明を好適に実施した第1の実施形態について説明する。図7に本発明を適用したローパスフィルタ回路（L P F回路）の構成を示す。この回路はドライバ11、L I L C13及びレシーバ14を有する。

ドライバ11は、インバータバッファ111とインバータバッファ112とを有し、直列に接続されたインバータバッファ111とインバータバッファ112とがバッファ回路を構成している。インバータバッファ111はトランジスタ111a及び111bを有し、インバータバッファ112はトランジスタ112a及び112bを有する。ハイサイドのトランジスタ111a及び112aはPチャネルであり、ゲート電圧がハイレベルの時にオフとなる。また、ローサイドのトランジスタ111b及び112bは、Nチャネルであり、ゲート電圧がハイレベルの時にオンとなる。トランジスタ111a及び112aのドレイン端子には、不図示の電源から V_{DD} が供給されている。トランジスタ111a及び111bは、不図示の制御部がインバータバッファ111の入力端子に入力するゲート電圧に応じて V_{DD} をスイッチングして信号波を出力し、インバータバッファ112の入力端子に入力する。トランジスタ112a及び112bはゲート端子に入力された信号波に応じて V_{DD} をスイッチングして信号波を生成し、この信号波が信号電磁波としてドライバ11から出力される。L I L C13は一对の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンス Z_0 は、ドライバ11とL I L C13とを接続する配線18aの特性インピーダンス Z_1 と比較して極めて小さく（ $Z_0/Z_1 \approx 0$ ）設定されている。L I L C

13の端子13aは、ドライバ11の出力端子に、端子13bはレシーバ14の入力端子と接続されている。また、端子13c及び端子13dは、グランドに接続されている。レシーバ14は、入力端子（ゲート端子）に入力された信号を電圧に変換するトランジスタである。

図8に、本実施形態に係るLPF回路に適用されるLILC13の構造例を示す。なお、(a)と(b)とでは視点を変えて同一の構成を示している。第1の導体131の周囲を取り囲むように誘電体133が配置されている。第1の導体131と第2の導体132とは誘電体133を介して対向するように設置され、封止材130によってその状態のまま固定されている。

第1の電極131には端子13a及び13bが、第2の電極132には端子13c及び端子13dがそれぞれ設けられており、各端子はLILC13の底面側に延びて封止材130を貫通し、外部に露出（又は突出）している。封止材130から露出（又は突出）した各端子を信号伝送用導体及び接地導体に接続することにより、LILC13を伝送線路に挿入できる。

以下、全ての実施形態において上記構造のLILCを適用する場合を例に説明するが、上記構造はあくまでも一例であり、LILCの構造を限定するものではない。

図9に、プリント基板上の配線パターンにLILC13を配置した状態を示す。ここでは、LILC13の状態を理解しやすくするために封止材130は図中には示していない（他の実施形態も同様）。なお、LILC13の両端の状態を図中に表すために(a)と(b)とでは視点を変えて同一の構成を示している。端子13aは、ドライバ11の出力端子に接続された配線パターン10aに接続されている。端子13bは、レシーバ14のゲート端子に接続された配線パターン10bにされている。端子13c及び端子13dは、各々グランドに接続された配線パターン10c及び配線パターン10dにそれぞれ接続されている。

LPF回路の動作について説明する。図10に、ドライバ11が出力したパルス信号波がLPF回路を伝わる状態を示す。(a)に示すように、ドライバ11が出力したパルス信号波は、配線18aとグランドとを含む線路を介してLILC13に到達する。LILC13に達したパルス信号波のうち周波数が高くLI

LC13を線路と見なすことができる電磁波成分（高周波信号1a）は、配線18aのインピーダンスとLILC13のインピーダンスとの不整合の影響を受ける。ここで、 $Z_0/Z_1 \neq 0$ であるため高周波信号1aはLILC13によって反射される。

一方、周波数が低い電磁波成分（低周波信号1b）は、LILC13を線路と見なすことができないため、配線18aとLILC13とのインピーダンス不整合の影響を受けない。よって、低周波信号1bは反射されることなくLILC13内に侵入し、LILC13の誘電体の部分を通してレシーバ14側に伝搬する。また、直流信号1cは、LILC13の導体の部分を通してレシーバ14側に透過する。

(c) に示すように、レシーバ14側に伝搬した低周波信号1b及び透過した直流信号1cはレシーバ14のゲート端子に入り、レシーバ14を作動させる。これにより、レシーバ14はドライバ11が生成したパルス信号波のうち低周波信号及び直流信号のみに応じて動作する。

図11に、このLPF回路の透過特性図を示す。縦軸は透過率（dB）横軸は入射波の周波数（Hz）である。本実施形態においては、周波数によらず一定のインピーダンスが得られ、また誘電体損失がやや大きいLILCを用いてLPF回路を形成しているため、カットオフ周波数以上の周波数帯域においても回路が寄生素子の影響を受けて透過特性が劣化してしまうことがない。

よって、従来のLPF回路とは異なり、本実施形態に係るLPF回路は、カットオフ周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なLPF回路に近い回路特性を示す。

なお、カットオフ周波数は、LILC13の線路の部分の実質的な長さ（有効線路長）を変更することで任意の値に設定することが可能であり、アスペクト比（LILC13の線路の部分の幅と一对の導体の間隔との比）と絶縁体の膜厚とが固定の場合には、LILC13の線路の部分の長さとは反比例の関係となる。これはLPF回路に限定されることなく、全て実施形態に関して同様である。

このように、本実施形態に係るLPF回路は、複雑な計算を行うことなく、ま

た、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第2の実施形態〕

本発明を好適に実施した第1の実施形態について説明する。図12に本発明を適用したローパスフィルタ回路（LPF回路）の構成を示す。この回路はドライバ11とLILC13との間にコイル12をさらに有する他は、第1の実施形態と同様である。コイル12は、ローパスフィルタの特性を向上させるために配置された素子である。LPF回路の動作については、第1の実施形態と同様である。

図13に、このLPF回路の透過特性図を示す。縦軸は透過率（dB）横軸は入射波の周波数（Hz）である。ドライバ11とLILC13との間に配置されている（換言すると、配線18aに挿入されている）コイル12は、低周波数帯域においてはインダクタンス特性を示すため、コイル12のインダクタンス特性とLILC13のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。

また、高周波帯域においてコイル12はキャパシタンス特性を示すが、LILC13の低インピーダンス特性は高周波帯域においても変化せず、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもLPF回路の透過率は大きくならない。

よって、第1の実施形態に係るLPF回路と同様に、本実施形態に係るLPF回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なLPF回路に近い回路特性を示す。

このように、本実施形態に係るLPF回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第3の実施形態〕

本発明を好適に実施した第3の実施形態について説明する。図14に本発明を適用したローパスフィルタ回路（LPF回路）の構成を示す。この回路はドライバ11とLILC13との間に抵抗19をさらに有する他は、第1の実施形態と同様である。コイル19は、ローパスフィルタの特性を向上させるために配置された素子である。LPF回路の動作については、第1の実施形態と同様である。

ドライバ11とLILC13との間に配置されている（換言すると配線18aに挿入されている）抵抗19は、低周波数帯域においては寄生素子の影響を受けず、周波数に関わらずインピーダンスが一定であるため、抵抗値が低ければコイルと同様の特性を示す。よって、抵抗19の抵抗値が低い場合には、第2の実施形態と同様に低周波数帯域においては抵抗19の特性とLILC13のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が小さくなる。

また、LILC13のキャパシタンス特性は高周波数帯域においても変化しないし、また誘電体損失をやや大きくしているので、カットオフ周波数以上の周波数帯域においてもLPF回路の透過率は大きくならない。

よって、第1の実施形態に係るLPF回路と同様に、本実施形態に係るLPF回路は、共振周波数よりも高い周波数の電磁波に対しても透過率が低く、理想的なLPF回路に近い回路特性を示す。

このように、本実施形態に係るLPF回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第4の実施形態〕

本発明を好適に実施した第4の実施形態について説明する。図15に本発明を適用したハイパスフィルタ回路（HPF回路）の構成を示す。

このHPF回路はドライバ21、LILC22、コイル23及びレシーバ25を有する。ドライバ21はトランジスタ211及びトランジスタ212からなる

。ドライバ21は、第1の実施形態のドライバ11と同様の構成であり、出力端子から信号電磁波を出力する。LILC22は一对の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンス Z_0 は、ドライバ21とLILC22とを接続する配線28aの特性インピーダンス Z_2 と比較して極めて小さく($Z_0/Z_2 \approx 0$)設定されている。LILC22の端子22aは、ドライバ21の出力端子に接続されており、端子22bは開放されている。また、端子22cはコイル23を介してグランドに接続されている。端子22dは、レシーバ25の入力端子に接続されている。コイル23は、ハイパスフィルタの特性を向上させるために配置された素子である。レシーバ25は、入力端子(ゲート端子)に入力された信号を電圧に変換するトランジスタである。

図16に、プリント基板上の配線パターンにLILC22を配置した状態を示す。なお、LILC22の両端の接続状態を図中に表すために(a)と(b)とでは視点を変えて、2方向から見た状態を図示している。端子22aは、ドライバ21の出力端子と接続された配線パターン20aに接続されている。端子22bは、いずれの配線パターンにも接続されずに開放されている。端子22cはコイル23を介してグランドに接続された配線パターン20cに接続されている。端子22dは、レシーバ25のゲート端子と接続された配線パターン20dと接続されている。

HPF回路の動作について説明する。図17に、ドライバ21が出力したパルス信号波がLPF回路を伝わる状態を示す。(a)に示すように、ドライバ21が出力したパルス信号波は、配線28aとグランドとを含む線路を介してLILC22到達する。なお、本実施形態においては、端子22bが開放されているため、パルス信号の直流成分(直流信号)は伝達しない。LILC22に到達したパルス信号波のうち周波数が高くLILC22を線路と見なすことができる電磁波成分(高周波信号2a)は、配線28aのインピーダンスとLILC22のインピーダンスとの不整合の影響を受ける。ここでは、 $Z_0/Z_2 \approx 0$ であるため高周波信号はLILC22の内部に侵入せず、(b)に示すようにLILC22の導体のうちコイル23を介してグランドに接続された一方とグランドとの間を

通ってレシーバ25のゲート端子に到達する。すなわち、高周波信号は、L I L C 2 2の導体のうち端子22c及び22dを備える一方とグランドプレーンとを含む線路を介して、L I L C 2 2を迂回してレシーバ25側に進行する。

一方、L I L C 2 2に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号2b）は、配線28aのインピーダンスとL I L C 2 2のインピーダンスとの不整合の影響を受けることなくL I L C 2 2内部の誘電体に侵入するが、端子22bが電氣的に開放されているためレシーバ25には到達せず、誘電体損失をやや大きくしているのでL I L C 2 2内で減衰する。

(c)に示すように、レシーバ25のゲート端子に入った高周波信号がレシーバ25を作動させる。これにより、レシーバ25はドライバ21が生成したパルス信号波のうち、高周波信号のみに応じて動作する。

図18に、このHPF回路の透過特性図を示す。縦軸は透過率（dB）横軸は入射波の周波数（Hz）である。L I L C 2 2の端子22cとグランドとを接続しているコイル23は、低周波数帯域においてはインダクタンス特性を示すため、コイル23のインダクタンス特性とL I L C 2 2のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。また、従来のHPF回路とは異なり、本実施形態に係るHPF回路は、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なHPF回路に近い回路特性を示す。

このように、本実施形態に係るHPF回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第5の実施形態〕

本発明を好適に実施した第5の実施形態について説明する。図19に本発明を適用したハイパスフィルタ回路（HPF回路）の構成を示す。

このHPF回路は、端子22cが開放されており、端子22dがコイル24を介してグランドにも接続されている他は第4の実施形態と同様である。

図20に、プリント基板上の配線パターンにL I L C 2 2を配置した状態を示す。端子2 2 aは、ドライバ2 1の出力端子と接続された配線パターン2 0 aに接続されている。端子2 2 b及び端子2 2 cの各々は、配線パターンには接続されずに開放されている。端子2 2 dは、レシーバ2 5のゲート端子とコイル2 4を介してグランドとに接続された配線パターン2 0 dと接続されている。

H P F回路の動作は第4の実施形態と同様である。また、透過特性は第4の実施形態と同様であり、L I L C 2 2の端子2 2 dをグランドに接続しているコイル2 4は、低周波数帯域においてはインダクタンス特性を示すため、コイル2 4のインダクタンス特性とL I L C 2 2のキャパシタンス特性とが相乗して作用し、所定周波数を超えると急激に透過率が大きくなる。さらに、カットオフ周波数よりも高い周波数帯域においても電磁波の透過率が高く保たれ、理想的なH P F回路に近い回路特性を示す。

このように、本実施形態に係るH P F回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第6の実施形態〕

本発明を好適に実施した第5の実施形態について説明する。図21に本発明を適用したハイパスフィルタ回路（H P F回路）の構成を示す。

このH P F回路は、端子2 2 dがコイル2 4を介してグランドにも接続されている他は第4の実施形態と同様である。

図22に、プリント基板上の配線パターンにL I L C 2 2を配置した状態を示す。端子2 2 aは、ドライバ2 1の出力端子と接続された配線パターン2 0 aに接続されている。端子2 2 bは、配線パターンには接続されずに開放されている。端子2 2 cは、コイル2 3を介してグランドに接続された配線パターン2 0 cに接続されている。端子2 2 dは、レシーバ2 5のゲート端子とグランドとに接続された配線パターン2 0 dに接続されている。

H P F回路の動作は第4の実施形態と同様である。また、透過特性についても

第4の実施形態と同様であるが、L I L C 2 2にはコイルが二つ（コイル2 3及び2 4）接続されているため、低周波帯域におけるフィルタ特性を、理想的なH P F回路の回路特性に近づけることが可能となる。

このように、本実施形態に係るH P F回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

なお、第4～第6の実施形態においては、L I L C 2 2の端子2 2にコイル2 3やコイル2 4を接続した構成としているが、コイルの代わりに抵抗を用いても同様の効果が得られる。また、コイルと抵抗とを組み合わせ用いても良い。

〔第7の実施形態〕

上記第1～第3の実施形態では本発明を適用したL P F回路について、第4～第6の実施形態では本発明を適用したH P F回路についてそれぞれ説明したが、これらを組み合わせることにより、バンドパスフィルタ回路やバンドエリミネーションフィルタ回路に本発明を適用することが可能となる。

本発明を好適に実施した第7の実施形態について説明する。図2 3に、本発明を適用したバンドパスフィルタ回路（B P F回路）の構成を示す。

このB P F回路は、ドライバ3 1、H P F 3 2、L P F 3 3及びレシーバ3 4が直列に接続された回路である。

ドライバ3 1は、第1の実施形態のドライバ1 1と同様であり、出力端子から信号電磁波を出力する。H P F 3 2は、第4の実施形態に係るH P F回路と同様の構成であり、L I L C 3 2 1とコイル3 2 2とを有する。L I L C 3 2 1は一对の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、その特性インピーダンス Z_{0a} は、ドライバ3 1とL I L C 3 2 1とを接続する配線3 8 aの特性インピーダンス Z_{3a} と比較して極めて小さく（ $Z_{0a}/Z_{3a} \approx 0$ ）設定されている。L I L C 3 2 1の端子3 2 1 aは、ドライバ3 1の出力端子に接続されており、端子3 2 1 bは開放されている。また、端子3 2 1 cはコイル3 2 2を介してグランドに接続されている。端子3 2 1 dは、L P F 3 3の入力端

子に接続されている。L I L C 3 2 1 は、第 4 の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル 3 2 2 は、ハイパスフィルタの特性を向上させるために配置された素子である。

L P F 3 3 は、第 2 の実施形態に係る L P F 回路と同様の構成であり、L I L C 3 3 1 とコイル 3 3 2 とを有する。L I L C 3 3 1 は一対の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンス $Z 0 b$ は、H P F 3 2 と L I L C 3 3 1 とを接続する配線 3 8 b の特性インピーダンス $Z 1 b$ と比較して極めて小さく ($Z 0 b / Z 1 b \approx 0$) 設定されている。L I L C 3 3 1 の端子 3 3 1 a は、H P F 3 2 の出力端子である L I L C 3 2 1 d に、端子 3 3 1 b はレシーバ 3 4 の入力端子に接続されている。また、端子 3 3 1 c 及び端子 3 3 1 d は、グランドに接続されている。L I L C 3 3 1 は、第 2 の実施形態と同様にしてプリント基板上の配線パターンに配置できる。コイル 3 3 2 は、ハイパスフィルタの特性を向上させるために配置された素子である。

レシーバ 3 4 は、入力端子 (ゲート端子) に入力された信号を電圧に変換する。トランジスタである。

B P F 回路の動作について説明する。図 2 4 (a) ~ (c) に示すように、ドライバ 3 1 が出力するパルス信号波のスペクトルが f_{min} 以上 f_{max} 以下の周波数帯域に亘るものとし、H P F 3 2 のカットオフ周波数を f_1 、L P F 3 3 のカットオフ周波数を f_2 とする。

ドライバ 3 1 が出力したパルス信号波は、配線 3 8 a とグランドとを含む線路を介して H P F 3 2 に到達する。H P F 3 2 に到達した信号電磁波のうち f_1 以上の周波数成分は H P F 3 2 を通過し、 f_1 未満の周波数成分は H P F 3 2 によって阻止される。

H P F 3 2 を通過した周波数成分は、配線 3 8 b とグランドとを含む線路を介して L P F 3 3 に到達する。L P F 3 3 に到達した周波数成分のうち f_2 以上の周波数成分は L P F 3 3 によって阻止され、 f_2 未満の周波数成分は L P F 3 3 を通過する。

L P F 3 3 を通過した周波数成分は、配線 3 8 c とグランドとを線路としてレシーバ 3 4 に到達しゲート端子に入り、レシーバ 3 4 を作動させる。(d) に示

すように、ドライバ31が出力したパルス信号波のうち f_1 以上 f_2 未満の周波数成分のみがレシーバ34に到達する。

このように、本発明を適用したLPFとHPFとを直列に接続することで、本発明をBPF回路に適用することが可能となる。なお、HPFのカットオフ周波数がLPFのカットオフ周波数よりも高い場合は、全ての周波数成分がHPF及びLPFによって阻止されてしまい、レシーバに到達する周波数成分は存在しなくなるため、HPFのカットオフ周波数をLPFのカットオフ周波数よりも低くする必要がある。

なお、ここでは第2の実施形態のLPF回路と同様の構成のLPF、及び第4の実施形態のHPF回路と同様の構成のHPFとを用いてBPF回路を形成したが、他の実施形態と同様の構成のLPF及びHPFを組み合わせても、本発明をBPF回路に適用することが可能である。

このように、本実施形態に係るBPF回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第8の実施形態〕

本発明を好適に実施した第8の実施形態について説明する。図25に、本発明を適用したバンドエリミネーションフィルタ回路（BEF回路）の構成を示す。

このBEF回路は、第7の実施形態のBPF回路と同様に、ドライバ31、HPF32、LPF33及びレシーバ34を有する。ドライバ31、HPF32、LPF33及びレシーバ34の個別の構成は第7の実施形態と同様であるが、本実施形態に係るBEF回路は各部の接続が異なっており、ドライバ31とレシーバ34との間にHPF32及びLPF33が並列に挿入されている。

BPF回路の動作について説明する。図26(a)～(b)に示すように、ドライバ31が出力するパルス信号波のスペクトルが f_{min} 以上 f_{max} 以下の周波数帯域に亘るものとし、HPF32のカットオフ周波数を f_3 、LPF33のカットオフ周波数を f_4 とする。

ドライバ31が出力したパルス信号波は、配線38aとグランドとを含む線路を介してHPF32に到達する。HPF32に到達したパルス信号波のうち f_3 以上の周波数成分はHPF32を通過し、 f_3 未満の周波数成分はHPF32によって阻止される。

ドライバ31が出力したパルス信号波は、配線38bとグランドとを含む線路を介してLPF33にも到達する。LPF33に到達したパルス信号波のうち f_4 以上の周波数成分はLPF33によって阻止され、 f_4 未満の周波数成分はLPF33を通過する。

HPF32及びLPF33を通過した周波数成分は、配線38c又は38dとグランドとを含む線路を介してレシーバ34に到達し、ゲート端子に入ってレシーバ34を作動させる。(d)に示すように、ドライバ31が出力したパルス信号波のうち f_3 以上の周波数成分及び f_4 未満の周波数成分のみがレシーバ34に到達する。

このように、本発明を適用したLPFとHPFとを並列に接続することで、本発明をBEF回路に適用することが可能となる。なお、HPFのカットオフ周波数がLPFのカットオフ周波数よりも低い場合は、全ての周波数成分がHPF及びLPFを通過してしまうため、HPFのカットオフ周波数をLPFのカットオフ周波数よりも高くする必要がある。

なお、ここでは第2の実施形態のLPF回路と同様の構成のLPF、及び第4の実施形態のHPF回路と同様の構成のHPFとを用いてBEF回路を形成したが、他の実施形態と同様の構成のLPF及びHPFを組み合わせても、本発明をBEF回路に適用することが可能である。

このように、本実施形態に係るBEF回路は、複雑な計算を行うことなく、また、カット&トライの手法に頼ることなく容易に設計することが可能な広帯域回路である。また、設計パラメータの数が少ないため、回路特性の安定性及び信頼性を高めることが可能となる。

〔第9の実施形態〕

本発明を好適に実施した第9の実施形態について説明する。図27に本発明を

適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路である。

本実施形態に係る高周波終端回路は、ドライバ41、L I L C 42、抵抗43、レシーバ45及びL I L C 46を有する。

ドライバ41は、第1の実施形態のドライバ11と同様であり、出力端子から信号電磁波を出力する。L I L C 42は四端子の線路構造の素子であり、特性インピーダンス Z_0 は、ドライバ41とL I L C 42とを接続する配線48a特性インピーダンス Z_4 と比較して極めて小さく($Z_0/Z_4 \approx 0$)設定されている。L I L C 42の端子42aはドライバ41の出力端子に接続されており、端子42bはレシーバ45の入力端子に接続されている。また、端子42cは、抵抗43を介してそれぞれグランドに接続されている。抵抗43は、L I L C 42においてパルス信号波が反射しないよう終端させるための抵抗(終端抵抗)であり、そのインピーダンスはドライバ41とL I L C 42とを接続する配線48aのインピーダンスと等しい。レシーバ45は、入力端子(ゲート端子)に入力された信号を電圧に変換するトランジスタである。L I L C 46は、不図示の電力源から供給される直流電圧 V_{dc} の変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。

図28に、プリント基板上の配線パターンにL I L C 42を配置した状態を示す。端子42aは、ドライバ41の出力端子と接続された配線パターン40aに接続されている。端子42bは、レシーバ45のゲート端子に接続された配線パターン40bと接続されている。端子42cは、コイル43を介してグランドに接続された配線パターン40cに接続されており、端子42dは開放されている。

高周波終端回路の動作について説明する。図29に、ドライバ41が出力したパルス信号波が高周波終端回路を伝わる状態を示す。(a)に示すように、ドライバ41から出力されたパルス信号波は、配線48aとグランドとを含む線路を介してL I L C 42に到達する。L I L C 42に到達したパルス信号波のうち周波数が高くL I L C 42を線路と見なすことができる電磁波成分(高周波信号4a)は、配線48aのインピーダンスとL I L C 42のインピーダンスとの不整

合の影響を受ける。ここで、 $Z_0/Z_4 \neq 0$ であるため高周波信号はL I L C 4 2の内部に侵入することができない。しかし、本実施形態においては、端子4 2 cに終端抵抗（抵抗4 3）が接続されているため、（b）に示すように高周波信号はL I L C 4 2の一对の導体のうち抵抗4 3が接続されている一方（端子4 2 cと端子4 2 dとを備えた導体）とグランドとを含む線路を介してレシーバ4 5側に伝搬する。レシーバ4 5側に伝搬した高周波信号は、配線4 8 bとグランドとを含む線路を介してレシーバ4 5のゲート端子に入る。

一方、L I L C 4 2に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線4 8 aのインピーダンスとL I L C 4 2のインピーダンスとの不整合の影響を受けることなくL I L C 4 2の内部に侵入できるため、L I L C 4 2の誘電体の部分を通してレシーバ4 5側に伝搬し、配線4 8 bとグランドとを含む線路を介してレシーバ4 5のゲート端子に入る。また、直流信号は、L I L C 4 2の導体の部分を通してレシーバ4 5側に透過し、配線4 8 bを通してレシーバ4 5のゲート端子に入る。

このため、（c）に示すように、ドライバ4 1が出力したパルス信号波の全ての周波数成分がレシーバ4 5のゲート端子に入力されることとなり、ドライバ4 1が発したパルス信号波の波形がレシーバ4 5のゲート端子に入力信号において忠実に再現される。よって、レシーバ4 5はドライバ4 1が出力したパルス信号と同一の波形の信号波に基づいて作動する。

デジタル回路においては、信号電磁波がH i レベルとL o wレベルとの間を往復するが、データ系の信号電磁波の場合には信号がH i レベルやL o wレベルで止まった状態が長時間維持され、直流電流が流れ続けることがある。このような場合に直流電流が終端抵抗に流れてしまうと、信号が出力されている間は電力を消費してしまうこととなる。

また、伝送線路の線路長よりも $1/4$ 波長が長い電磁波が伝送線路を伝わる場合には、この電磁波を波と見なすことができないため、終端抵抗において整合終端されずに電力を消費してしまう。

このためデジタル回路においては、伝送線路の線路長よりも $1/4$ 波長が長い電磁波や直流電流が終端抵抗に流れないようにして、電力が無駄に消費される

ことを抑制する必要がある。

伝送線路と終端抵抗との間にコンデンサを直列に接続した場合、終端抵抗の抵抗値とコンデンサの容量とで定まる時定数と比較して、信号電磁波の立ち上がり時間が短ければ（ $1/5$ 以下）、コンデンサの電圧変動を無視できる。この場合は、信号電磁波が伝搬する伝送線路からコンデンサは見えず、終端抵抗のみで終端されていると見なすことができる。

信号電磁波が終端抵抗のみで終端されていると見なせる場合、コンデンサの電圧変動を無視できる最低周波数の電磁波の $1/4$ 波長よりも伝送線路の線路長が短ければ、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れないようにできる。

例えば、比誘電率 $\epsilon_r = 4$ であるプリント基板上において、伝送線路と抵抗値が $80\ \Omega$ の終端抵抗との間に $0.1\ \mu\text{F}$ のコンデンサを直列に挿入した場合、電源のインピーダンスを無視するとCRの時定数は $8\ \mu\text{s}$ となる。立ち上がり時間が $8\ \mu\text{s} \times 1/5 = 1.6\ \mu\text{s}$ の正弦波の周波数 f は約 $100\ \text{KHz}$ であり、その $1/4$ 波長は、 $\lambda/4 = (c/f) \cdot (1/\sqrt{\epsilon_r}) \cdot (1/4) = 375\ \text{m}$ である（ただし、 c は光速）。

通常、プリント基板上の伝送線路の線路長はこれより短いため、整合終端されない周波数成分の電磁波及び直流電流が終端抵抗に流れない。

しかし、上述のように、コンデンサは所定周波数を超えると寄生素子の影響を受けてインピーダンスが高くなる性質があり、高周波帯域においては終端抵抗との合成値が大きくなる。よって、コンデンサを用いて終端回路を構成した場合、高周波帯域においては信号波の波形に歪みが生じてしまう。

一方、LILCは高周波帯域においてもインピーダンスが増加しないため、本実施形態に係る高周波終端回路のようにLILCを用いて終端回路を形成すれば、高周波信号を含む広い周波数帯域の電磁波を波形歪みを生じさせることなく整合終端することが可能となる。

なお、LILCを線路と見なすことができない低周波信号に関しては、LILCがコンデンサと同様に作用するため、コンデンサを介して終端抵抗を接続した場合と同様に整合終端が可能となる。さらに、終端抵抗はドライバとは直流電流

的には分離された側の導体に接続されているため、終端抵抗に直流電流が流れることはない。

このように、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すL I L Cの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがH i やL o wの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。

〔第10の実施形態〕

本発明を好適に実施した第10の実施形態について説明する。図30に本発明を適用した高周波終端回路の構成を示す。この回路は第9の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子42cが開放され、端子42dが抵抗44を介してグランドに接続されている他は第9の実施形態と同様である。抵抗44のインピーダンスは、L I L C 42とレシーバ45とを接続する導体48bのインピーダンスと等しい。

図31に、プリント基板上の配線パターンにL I L C 42を配置した状態を示す。端子42aは、ドライバ41の出力端子と接続された配線パターン40aに接続されている。端子42bは、レシーバ45のゲート端子に接続された配線パターン40bと接続されている。端子42cは開放されており、端子42dはコイル44を介してグランドに接続された配線パターン40dと接続されている。

高周波終端回路の動作について説明する。ドライバ41が出力したパルス信号波が高周波終端回路を伝わる状態は、第9の実施形態と同様であり、L I L C 42の端子42dには抵抗44が接続されているため、高周波信号もレシーバ45のゲート端子に入る。このため、ドライバ41が出力したパルス信号波の全ての周波数成分がレシーバ45のゲート端子に入力されることとなり、ドライバ41が発したパルス信号波がレシーバ45において忠実に再現される。

第9の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い

周波数帯域に亘って所定値以下のインピーダンスを示すL I L Cの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがH iやL o wの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。

〔第11の実施形態〕

本発明を好適に実施した第11の実施形態について説明する。図32に本発明を適用した高周波終端回路の構成を示す。この回路は第9の実施形態と同様に終端抵抗を介して信号回路をグランドに接続したプルダウン型の終端回路であり、端子42dが抵抗44を介してグランドに接続されている他は第9の実施形態と同様である。抵抗44のインピーダンスは、L I L C 42とレシーバ45とを接続する配線48bのインピーダンスと等しい。

図33に、プリント基板上の配線パターンにL I L C 42を配置した状態を示す。端子42aは、ドライバ41の出力端子と接続された配線パターン40aに接続されている。端子42bは、レシーバ45のゲート端子に接続された配線パターン40bに接続されている。端子42cは抵抗43を介してグランドに接続された配線パターン40cと、端子42dは抵抗44を介してグランドに接続された配線パターン40dとそれぞれ接続されている。

本実施形態に係る高周波終端回路の動作は、第9の実施形態及び第10の実施形態とほぼ同様であるが、L I L C 42の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ41が出力するパルス電磁波をより確実に終端することが可能となる。

〔第12の実施形態〕

本発明を好適に実施した第12の実施形態について説明する。図34に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路である。

33

本実施形態に係る高周波終端回路は、ドライバ51、LILC52、抵抗53、レシーバ55、LILC56及びLILC57を有する。

ドライバ51は、第1の実施形態のドライバ51と同様であり、出力端子から信号電磁波を出力する。LILC52は一对の導体が誘電体を挟んで対向した四端子の線路構造の素子であり、特性インピーダンス Z_0 は、ドライバ51とLILC52とを接続する配線58aの特性インピーダンス Z_5 と比較して極めて小さく($Z_0/Z_5 \approx 0$)設定されている。LILC52は、ドライバ51が出力するパルス電磁波の全ての周波数成分を対象周波数帯域に含む。LILC52の端子52aは、抵抗53を介してそれぞれLILC56の端子56bに接続されている。また、端子52bは開放されている。また、端子52cはドライバ51の出力端子に接続されており、端子52dはレシーバ55のゲート端子に接続されている。抵抗53は、LILC52においてパルス信号波が反射しないよう終端させるための抵抗(終端抵抗)であり、そのインピーダンスはドライバ51とLILC52とを接続する配線58aのインピーダンスと等しい。レシーバ55は、ゲート端子に入力された信号を電圧に変換するための素子である。LILC56、57は、不図示の電力源から供給される直流電圧 V_{dc} の変動を抑え、パルス信号波からみた終端抵抗が一定値となるようにする素子である。

図35に、プリント基板上の配線パターンにLILC52を配置した状態を示す。端子52aは抵抗53を介してLILC56の端子56bに接続された配線パターン50aと接続されており、端子52bは開放されている。端子52cは、ドライバ51の出力端子と接続された配線パターン50cに接続されている。端子52dは、レシーバ55のゲート端子に接続された配線パターン50dと接続されている。

この終端回路においては、LILC52に接続された終端抵抗53は、LILC56の端子56bに接続されており、端子56bと対向する端子56dはグラウンドに接続されている。LILC56は低インピーダンスであるため、抵抗53は高周波的にはグラウンドに接続されているものと見なすことができる。

高周波終端回路の動作について説明する。図36に、ドライバ51が出力したパルス信号波が高周波終端回路を伝わる状態を示す。(a)に示すように、ドラ

イバ51から出力されたパルス信号波は、配線58aとグラウンドとを含む線路を介してLILC52に到達する。LILC52に到達したパルス信号波のうち周波数が高くLILC52を線路と見なすことができる電磁波成分（高周波信号5a）は、配線58aのインピーダンスとLILC52のインピーダンスとの不整合の影響を受ける。ここで、 $Z_0/Z_5 \approx 0$ であるため高周波信号はLILC52の内部に侵入することができない。しかし、本実施形態においては、端子52aに終端抵抗（抵抗53）が接続されているため、(b)に示すように高周波信号はLILC52の一对の導体のうち抵抗53を介してグラウンドに接続されていると見なされる導体とグラウンドを含む線路を介してレシーバ55側に伝搬する。

(c)に示すように、レシーバ55側に伝搬した高周波信号5aは、導体58bとグラウンドとを含む線路を介してレシーバ55のゲート端子に入る。

一方、LILC52に到達したパルス信号波のうち周波数が低い電磁波成分（低周波信号）は、配線58aのインピーダンスとLILC52のインピーダンスとの不整合の影響を受けることなくLILC52の内部に侵入できるため、(b)に示すようにLILC52の誘電体の部分を通してレシーバ55側に伝搬し、(c)に示すように導体58bとグラウンドとを含む線路を介してレシーバ55のゲート端子に入る。また、直流信号は、LILC52の一对の導体のうち抵抗53が接続されていない一方（端子52a及び端子52bを備える導体）を通してレシーバ55側に透過し、配線58bを通してレシーバ55のゲート端子に入る。

。

このため、ドライバ51が出力したパルス信号波の全ての周波数成分がレシーバ55のゲート端子に入力されることとなり、ドライバ51が発したパルス信号波の波形がレシーバ55のゲート端子に入力信号において忠実に再現される。よって、レシーバ55はドライバ51が出力したパルス信号と同一の波形の信号波に基づいて作動する。

第9の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すLILCの端子に終端抵抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリングングを発生させ、レシーバを

作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがH iやL o wの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。

〔第13の実施形態〕

本発明を好適に実施した第13の実施形態について説明する。図37に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子52aが開放され、端子52bが抵抗54を介してL I L C 56の端子56bに接続されている他は第12の実施形態と同様である。抵抗54のインピーダンスは、L I L C 54とレシーバ55とを接続する配線58bのインピーダンスと等しい。

図38に、プリント基板上の配線パターンにL I L C 42を配置した状態を示す。端子52aは開放されており、端子52bは抵抗54を介してL I L C 56の端子56bに接続された配線パターン50bと接続されている。端子52cは、ドライバ51の出力端子と接続された配線パターン50cに接続されている。端子52dは、レシーバ55のゲート端子に接続された配線パターン50dと接続されている。

この終端回路においては、L I L C 52に接続された終端抵抗54は、L I L C 56の端子56bに接続されており、端子56bと対向する端子56dはグラウンドに接続されている。L I L C 56は低インピーダンスであるため、抵抗54はグラウンドに接続されているものと見なすことができる。

高周波終端回路の動作について説明する。ドライバ51が出力したパルス信号波が高周波終端回路を伝わる状態は、第12の実施形態と同様であり、ドライバ51が出力したパルス信号波の全ての周波数成分がレシーバ55のゲート端子に入力されることとなり、ドライバ51が発したパルス信号波の波形がレシーバ55のゲート端子に入力信号において忠実に再現される。よって、レシーバ55はドライバ51が出力したパルス信号と同一の波形の信号波に基づいて作動する。

第9の実施形態と同様に、本実施形態に係る高周波終端回路においては、広い周波数帯域に亘って所定値以下のインピーダンスを示すL I L Cの端子に終端抵

抗が接続されており、これによってパルス信号の全ての周波数成分が整合終端されるため、一部の周波数成分が終端されずにリンギングを発生させ、レシーバを作動させてしまうことが無くなる。また、終端抵抗は、ドライバとは直流電流的には絶縁されているため、ドライバがH iやL o wの信号を出力しつづけても、終端抵抗に直流電流が流れることはなく、電力を無駄に消費しない。

〔第14の実施形態〕

本発明を好適に実施した第14の実施形態について説明する。図39に本発明を適用した高周波終端回路の構成を示す。この回路は終端抵抗を介して信号回路を電力源に接続したプルアップ型の終端回路であり、端子52bが抵抗54を介してグランドに接続されている他は第12の実施形態と同様である。抵抗54のインピーダンスは、L I L C 54とレシーバ55とを接続する配線58bのインピーダンスと等しい。

図40に、プリント基板上の配線パターンにL I L C 52を配置した状態を示す。端子52aはコイル53を介してL I L C 56の端子56bに接続された配線パターン50aと接続されている。端子52bは、コイル54を介してL I L C 56の端子56bに接続された配線パターン50bに接続されている。端子52cは、ドライバ51の出力端子と接続された配線パターン50cに接続されている。端子52dは、レシーバ55のゲート端子に接続された配線パターン50dと接続されている。

本実施形態に係る高周波終端回路の動作は、第12の実施形態及び第13の実施形態とほぼ同様であるが、L I L C 52の入り口側及び出口側の両方に終端抵抗が接続されているため、ドライバ51が出力するパルス電磁波をより確実に終端することが可能となる。

なお、上記実施形態は本発明の好適な実施の一例であり本発明はこれらに限定されることはない。

例えば、上記実施形態においては、L P F回路やH P F回路は一次の構成を例に説明を行ったが、高次のL P F回路やH P F回路に本発明を適用することも可能である。

37

接続する場合を例に説明を行ったが、電源及びグランドの両方に終端抵抗を接続してテブナン接続としても良い。

また、ドライバやレシーバなどは上記各実施形態に示した構成に限定されることはない。

このように、本発明は様々な変形が可能である。

産業上の利用可能性

以上の説明によって明らかなように、本発明によれば、広い周波数帯域に亘って所望の回路特性が得られる広帯域回路を少ない回路素子数で構成できる。

請求の範囲

1. 信号伝送用導体と接地導体とこれらの導体の間に介在する誘電体とを含む伝送線路を介して回路素子が接続された広帯域回路であって、

一対の導体が対向した四端子の線路構造で、いずれの端子に接続される導電体よりもインピーダンスが低く誘電体の透過損失としての $\tan \delta$ を 0.05 以上とした、線路の長さのおよそ 4 倍よりも波長が短い電磁波の対象周波数帯域とする線路素子が前記伝送線路に挿入され、前記対象周波数帯域の電磁波に対する低インピーダンス素子として用いられたことを特徴とする広帯域回路。

2. 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、

前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、

前記線路素子の一対の導体の一方は、一端が前記信号源の出力端子に、他端が前記受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

3. 前記信号源と前記線路素子とが前記対象周波数帯域においてリアクタンス成分を主として有する素子を介して接続されたことを特徴とする請求項 2 記載の広帯域回路。

4. 前記信号源と前記線路素子とが抵抗を介して接続されたことを特徴とする請求項 2 記載の広帯域回路。

5. 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、

前記線路素子の対象周波数帯域内の周波数成分は、前記線路素子によって反射され、

前記線路素子の対象周波数帯域外の周波数成分は、前記線路素子を介して前記受動素子側に伝搬し、

直流成分は、前記線路素子の一対の導体のうち前記信号源及び前記受動素子に

接続された一方を介して前記受動素子側に透過することを特徴とする請求項 2 から 4 のいずれか 1 項記載の広帯域回路。

6. 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、

前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、

前記線路素子の一对の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が前記対象周波数帯域においてリアクタンス成分を主として有する素子を介してグランドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

7. 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、

前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルの少なくとも一部を前記対象周波数帯域に含み、

前記線路素子の一对の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端は電氣的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が抵抗を介してグランドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

8. 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、

前記線路素子の対象周波数帯域内の周波数成分は、該線路素子の一对の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、

前記線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰することを特徴とする請求項 6 又は 7 記載の広帯域回路。

9. 第 1 及び第 2 の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続

された広帯域回路であって、

前記第 1 及び第 2 の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、

前記第 1 の線路素子の一对の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は前記信号源と反対側の端が前記第 2 の線路素子の一对の導体の一方に接続されるとともに、少なくとも一端が該第 1 の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグラウンドに接続され、

前記第 2 の線路素子の一对の導体のうち一端が前記第 1 の線路素子と接続された一方は、他端が前記受動素子の入力端子に接続され、他方は両端ともグラウンドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

10. 前記第 1 の線路素子と前記第 2 の線路素子とが、該第 2 の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されたことを特徴とする請求項 7 記載の広帯域回路。

11. 前記信号源から前記第 1 の線路素子まで伝搬した信号電磁波のうち

前記第 1 の線路素子の対象周波数帯域内の周波数成分は、該第 1 の線路素子の一对の導体のうち前記第 2 の線路素子の導体と接続された一方とグラウンドとを含む線路を介して前記第 2 の線路素子側に伝搬し、

前記第 1 の線路素子の対象周波数帯域外の周波数成分は、該線路素子内に侵入して減衰し、

前記第 2 の線路素子まで伝搬した信号電磁波のうち、

該第 2 の線路素子の対象周波数帯域内の周波数成分は、該第 2 の線路素子によって反射され、

該第 2 の線路素子の対象周波数帯域外の周波数成分は、前記第 2 の線路素子を介して前記受動素子側に伝搬することを特徴とする請求項 9 又は 10 記載の広帯域回路。

12. 第 1 及び第 2 の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接

続された広帯域回路であって、

前記第 1 及び第 2 の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、

前記第 1 の線路素子の一对の導体の一方は、一端が前記信号源の出力端子に、他端が前記第 2 の線路素子の一对の導体の一方にそれぞれ接続され、他方は両端ともグランドに接続され、

前記第 2 の線路素子の一对の導体のうち一端が前記第 1 の線路素子と接続された一方は、他端が電氣的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第 2 の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

13. 前記信号源から前記第 1 の線路素子まで伝搬した信号電磁波のうち

、

前記第 1 の線路素子の対象周波数帯域内の周波数成分は、該第 1 の線路素子によって反射され、

前記第 1 の線路素子の対象周波数帯域外の周波数成分は、該第 1 の線路素子を介して前記第 2 の線路素子側に伝搬し、

前記第 2 の線路素子まで伝搬した信号電磁波のうち、

前記第 2 の線路素子の対象周波数帯域内の周波数成分は、該第 2 の線路素子の一对の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、

前記第 2 の線路素子の対象周波数帯域外の周波数成分は、該第 2 の線路素子内に侵入して減衰することを特徴とする請求項 12 記載の広帯域回路。

14. 第 1 及び第 2 の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、

前記第 1 及び第 2 の線路素子は、前記信号電磁波のスペクトルの少なくとも一部を各々の前記対象周波数帯域にそれぞれ含み、

前記第 1 の線路素子の一对の導体の一方は、一端が前記信号源の出力端子に、

他端が前記受動素子の入力端子にそれぞれ接続され、他方は両端ともグランドに接続され、

前記第2の線路素子の一对の導体の一方は、一端が前記信号源の出力端子に接続されるとともに他端が電氣的に開放され、他方は前記受動素子側の端が該受動素子の入力端子に接続されるとともに、少なくとも一端が該第2の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介してグランドに接続されたことを特徴とする請求項1記載の広帯域回路。

15. 前記信号源から前記第1の線路素子まで伝搬した信号電磁波のうち

前記第1の線路素子の対象周波数帯域内の周波数成分は、該第1の線路素子の一对の導体のうち前記受動素子の入力端子に接続された一方とグランドとを含む線路を介して前記受動素子側に伝搬し、

前記第1の線路素子の対象周波数帯域外の周波数成分は、該第1の線路素子内に侵入して減衰し、

前記信号源から前記第2の線路素子まで伝搬した信号電磁波のうち、

前記第2の線路素子の対象周波数帯域内の周波数成分は、該第2の線路素子によって反射され、

前記第2の線路素子の対象周波数帯域外の周波数成分は、該第2の線路素子を介して前記受動素子側に透過することを特徴とする請求項14記載の広帯域回路。

。

16. 前記信号源と前記第1の線路素子とが、該第1の線路素子の対象周波数帯域においてリアクタンス成分を主として有する素子又は抵抗を介して接続されたことを特徴とする請求項12から15のいずれか1項記載の広帯域回路。

17. 前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続された広帯域回路であって、

前記伝送線路に挿入された線路素子は、前記信号電磁波のスペクトルを前記対象周波数帯域に含み、

前記線路素子の一对の導体の一方は、一端が前記信号源の出力端子に他端が前

43

記受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が終端抵抗を介してグラウンドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

18. 前記信号源から前記線路素子まで伝搬した信号電磁波のうち、
前記線路素子の対象周波数帯域内の周波数成分は、該線路素子の一对の導体のうち前記信号源及び前記受動素子に接続された一方とグラウンドとを含む線路を介して前記受動素子側に伝搬し、

前記線路素子の対象周波数帯域外の周波数成分は、該線路素子を介して前記受動素子側に伝搬し、

直流成分は、前記線路素子の一对の導体のうち前記信号源及び前記受動素子に接続された一方を介して前記受動素子側に透過することを特徴とする請求項 17 記載の広帯域回路。

19. 第 1 の前記線路素子が挿入された前記伝送線路によって、信号電磁波を出力する信号源と入力された信号に応じて作動する受動素子とが接続され、前記信号源に電力を供給する電力源と前記第 1 の線路素子とが第 2 の線路素子を介して接続された広帯域回路であって、

前記第 1 及び第 2 の線路素子は、前記信号電磁波のスペクトルを前記対象周波数帯域に含み、

前記第 1 の線路素子の一对の導体の一方は、一端が信号源の出力端子に他端が受動素子の入力端子にそれぞれ接続され、他方は少なくとも一端が、終端抵抗を介して前記第 2 の線路素子に接続され、

前記第 2 の線路素子の一对の導体の一方は、一端が前記終端抵抗を介して前記第 1 の線路素子に接続され、他端が前記電力源に接続され、他方は両端ともグラウンドに接続されたことを特徴とする請求項 1 記載の広帯域回路。

20. 前記信号源から前記第 1 の線路素子まで伝搬した信号電磁波のうち、

前記第 1 の線路素子の対象周波数帯域内の周波数成分は、該第 1 の線路素子の一对の導体のうち前記信号源及び前記受動素子に接続された一方とグラウンドとを含む線路を介して前記受動素子側に伝搬し、

前記第 1 の線路素子の対象周波数帯域外の周波数成分は、該第 1 の線路素子を

介して前記受動素子側に伝搬し、

直流成分は、前記第1の線路素子の一对の導体のうち前記信号源及び前記受動素子に接続された一方を介して前記受動素子側に透過することを特徴とする請求項19記載の広帯域回路。

21. 前記終端抵抗は、該終端抵抗が接続されていない前記線路素子の導体の該終端抵抗が接続された側の端に接続される信号伝送用導体と等しい抵抗値を備えることを特徴とする請求項17から20のいずれか1項記載の広帯域回路。



22. 前記信号源と、該信号源に電力を供給する電力源とを接続する電力供給線路に前記線路素子がさらに配置され、

前記電力供給線路に配置された前記線路素子の前記一对の導体の一方は、一端が前記信号源の電力端子に、他端が電力源に接続され、他方は両端ともグランドに接続されたことを特徴とする請求項17から21のいずれか1項記載の広帯域回路。


23. 前記信号伝送用導体が配線パターンとして、前記接地導体がグランドプレーン及び該グランドプレーンに接続された配線パターンとして形成されたプリント基板上に、前記信号源及び前記受動素子が実装され、

該プリント基板に実装された前記線路素子は、前記一对の導体それぞれの少なくとも一端が前記信号伝送用導体及び前記接地導体の配線パターンに各々接続されて、前記伝送線路に挿入されたことを特徴とする請求項2から22のいずれか1項記載の広帯域回路。

図 1



実際のコンデンサ
(寄生素子を含んだ等価回路)



コンデンサの理想的な特性

(a)

図 2




図 3




図 4




図 5




図6




図 7




図 8





図 9




図 10




図 11




図 12




図 1 3




図 14




図 15




図 17




図18




図 19




図 20




図 21




図 22




図 23




図 2 4




図 25




図 26




図 27




図 28





図 29



03X






図 3 1




32/40


図 32



3
3
☒



34



五
三
四




図 36




図 37




図 38






図 39



40/40

図 40



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004089

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H01P1/20

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01P1/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2004
Kokai Jitsuyo Shinan Koho	1971-2004	Jitsuyo Shinan Toroku Koho	1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2001-177305 A (NEC Corp.), 29 June, 2001 (29.06.01), Full text; Figs. 1 to 5 (Family: none)	1-3, 5 4, 6, 7, 9, 10, 12, 14, 16-18, 21-23
X Y	JP 2000-59167 A (Kabushiki Kaisha EM Techno), 25 February, 2000 (25.02.00), Full text; Figs. 1 to 7 (Family: none)	1-3, 5 4, 6, 7, 9, 10, 12, 14, 16-18, 21-23

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
01 July, 2004 (01.07.04)

Date of mailing of the international search report
20 July, 2004 (20.07.04)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004089

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No. 87688/1990 (Laid-open No. 44702/1992) (NEC Corp.), 16 April, 1992 (16.04.92), Full text; Figs. 1 to 5 (Family: none)	1-3, 5 4, 6, 7, 9, 10, 12, 14, 16-18, 21-23
Y	JP 5-46724 B2 (NEC Corp.), 14 July, 1993 (14.07.93), Column 8; Figs. 6, 7 & US 4935710 A	4
Y	JP 2002-252330 A (Mitsubishi Electric Corp.), 06 September, 2002 (06.09.02), Full text; Figs. 1 to 15 (Family: none)	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 2002-217603 A (Mitsubishi Electric Corp.), 02 August, 2002 (02.08.02), Full text; Figs. 1 to 33 & WO 2002/56409 A1	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 2002-26603 A (Mitsubishi Electric Corp.), 25 January, 2002 (25.01.02), Full text; Figs. 1 to 11 (Family: none)	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 62-239702 A (Com Dev Ltd.), 20 October, 1987 (20.10.87), Full text; Figs. 1 to 9 & US 4815075 A & EP 240634 A	17, 18, 21
Y	JP 2501994 B2 (Nippon Telegraph And Telephone Corp.), 13 March, 1996 (13.03.96), Par. Nos. [0003], [0010] to [0012]; Figs. 1, 5 (Family: none)	17, 18, 21
A	JP 2002-9507 A (Nihon Dengyo Kosaku Kabushiki Kaisha), 11 January, 2002 (11.01.02), Fig. 16 (Family: none)	6, 7, 9, 10, 12, 14, 16
A	JP 8-316870 A (LK-Products OY), 29 November, 1996 (29.11.96), Fig. 1 & EP 736978 A2 & US 5903820 A	6, 7, 9, 10, 12, 14, 16
A	JP 2001-15885 A (Murata Mfg. Co., Ltd.), 19 January, 2001 (19.01.01), Full text; Figs. 1 to 8 (Family: none)	23

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H01P 1/20

B. 調査を行った分野
調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H01P 1/20

最小限資料以外の資料で調査を行った分野に含まれるもの
日本国実用新案公報 1922-1996年
日本国公開実用新案公報 1971-2004年
日本国登録実用新案公報 1994-2004年
日本国実用新案登録公報 1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 2001-177305 A (日本電気株式会社) 2001.06.29、全文、第1-5図 (ファミリーなし)	1-3, 5 4, 6, 7, 9, 1 0, 12, 14, 16 -18, 21-23
X Y	JP 2000-59167 A (株式会社イー・エム・テクノ) 2000.02.25、全文、第1-7図 (ファミリーなし)	1-3, 5 4, 6, 7, 9, 1 0, 12, 14, 16

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日 01.07.2004

国際調査報告の発送日 20.7.2004

国際調査機関の名称及びあて先
日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
麻生 哲朗
5T 3245
電話番号 03-3581-1101 内線 3526

C (続き) 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
		-18, 21-23
X	日本国実用新案登録出願 2-87688 号 (日本国実用新案登録出願公開 4-44702 号) の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム (日本電気株式会社) 1992. 04. 16、全文、第 1-5 図 (ファミリーなし)	1-3, 5
Y		4, 6, 7, 9, 10, 12, 14, 16 -18, 21-23
Y	JP 5-46724 B2 (日本電気株式会社) 1993. 07. 14、第 8 欄、第 6, 7 図 & US 4935710 A	4
Y	JP 2002-252330 A (三菱電機株式会社) 2002. 09. 06、全文、第 1-15 図 (ファミリーなし)	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 2002-217603 A (三菱電機株式会社) 2002. 08. 02、全文、第 1-33 図 & WO 2002/56409 A1	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 2002-26603 A (三菱電機株式会社) 2002. 01. 25、全文、第 1-11 図 (ファミリーなし)	6, 7, 9, 10, 12, 14, 16, 22, 23
Y	JP 62-239702 A (コム・デブ・リミテッド) 1987. 10. 20、全文、第 1-9 図 & US 4815075 A & EP 240634 A	17, 18, 21
Y	JP 2501994 B2 (日本電信電話株式会社) 1996. 03. 13、段落【0003】【0010】-【0012】、第 1, 5 図 (ファミリーなし)	17, 18, 21
A	JP 2002-9507 A (日本電業工作株式会社) 2002. 01. 11、第 16 図 (ファミリーなし)	6, 7, 9, 10, 12, 14, 16
A	JP 8-316870 A (エルケープロダクツ オサケユイチア) 1996. 11. 29、第 1 図 & EP 736978 A2 & US 5903820 A	6, 7, 9, 10, 12, 14, 16
A	JP 2001-15885 A (株式会社村田製作所) 2001. 01. 19、全文、第 1-8 図 (ファミリーなし)	23